Intel前几天庆祝了半导体业界黄金法则——摩尔定律，通过更先进的工艺不断提升晶体管密度是Intel制胜的关键，他们也以此维护了摩尔定律的准确。如今Intel的制造工艺已经是14nm，下一步就是10nm工艺，面临的挑战还会更多，Intel实际上也延期了10nm工艺进程，但Intel手中的黑科技可不少，分析认为Intel将在10nm工艺节点启用量子阱晶体管（Quantum Well FET，简称QWFET），还会使用铟镓砷及应变锗两种新型半导体材料。
如今的集成电路基本上都是基于硅基材料，晶体管的性能、运行电压及电流都与晶体管的结构有关，因此整体功耗密度相同的情况下，晶体管的功耗与电压的平方成正比——当然，晶体管密度是在不断提升到的（这是摩尔定律的内容）。这个规律是1975年IBM公司的研究人员Robert Dennard总结的，因此这个定律也以他的名字命名——这就是Dennard scaling定律的来源。
扯到这些其实是本文内容的铺垫，这个定律在2000年代前都是适用的，但2005年David Wang在IEDM会议上提出，晶体管的性能不能再通过几何结构而提升，功耗问题越来越严重，而功耗来源于两个方面——漏电流带来的静态功耗以及晶体管开关带来的动态功耗（注：动态功耗有个公式Switching power = C*V2*F）。 现在的情况就是晶体管越小，漏电流越来越严重，解决功耗问题的重点就转移到漏电流这方面来了，Intel曾经在90nm工艺使用应变硅工艺，45nm节点使用HKMG（高K金属栅极）工艺，22nm工艺使用FinFET晶体管工艺，这都有助于降低漏电流，进而降低功耗。
似乎还没回到正题上，不过背景内容我们不说这么多了，RealWorldTech网站日前刊发了一篇文章分析Intel公司的10nm工艺，分析师 David Kanter认为Intel有很大可能会在10nm工艺启用QWFEN量子阱晶体管工艺，同时还会使用新型的半导体材料，N型使用铟镓砷（In0.53Ga0.47As），P型使用应变锗（strained germanium） 按照他的分析，Intel最早会在2016年的10nm工艺上使用这些黑科技，将晶体管运行电压从0.7V降低到0.5V，而三星、TSMC、Globalfoundries等公司要等到7nm工艺才有可能使用这些新技术，依然要比Intel落后一代。 |
